做過單片機(jī)方案開發(fā)的朋友應(yīng)該深有體會(huì)，一個(gè)方案設(shè)計(jì)看似簡單，只要技術(shù)經(jīng)驗(yàn)足夠，軟件代碼編寫和硬件設(shè)計(jì)很快就能夠搞定，但是在調(diào)試過程中或多或少會(huì)出現(xiàn)一些問題，這其實(shí)就是 單片機(jī)抗干擾能力較弱的體現(xiàn)。今天就為大家講講如何提升單片機(jī)的抗干擾性能，讓你在設(shè)計(jì)過程中少走彎路。

一般來說，硬件設(shè)計(jì)和軟件編寫都會(huì)影響到單片機(jī)的抗干擾性，在單片機(jī)設(shè)計(jì)中，主要抗干擾設(shè)計(jì)是以硬件為主，軟件為輔，由于單片機(jī)的計(jì)算能力比較有限，所以在硬件上要花費(fèi)更多心思。

嵌入式單片機(jī)

干擾的途徑和解決方法：

1、信號(hào)干擾：主要路徑是通過I/O口，影響MCU的數(shù)據(jù)采集，以及其他內(nèi)部寄存器;

干擾信號(hào)隨時(shí)都可以發(fā)生，而且干擾的強(qiáng)度也不盡相同，所以這個(gè)干擾是比較難排除的一種干擾。通過歐姆定律可知干擾信號(hào)耦合路徑無非只有兩種，電火花和磁場，合起來叫做電磁干擾。其中，電火花干擾比磁場干擾更為嚴(yán)重，電火花干擾出現(xiàn)的原因主要是附近有大功率開關(guān)、繼電器、接觸器、有刷電機(jī)等等。磁場干擾表現(xiàn)場合主要是附近有大功率的交流電機(jī)、變壓器等等。所以，工程師需要在PCB布線和元件位置安排上下功夫，這中間涉及的學(xué)問比較多，這里不做詳細(xì)敘述，可以查閱以往的資料學(xué)習(xí)。

2、電源干擾：單片機(jī)雖然適應(yīng)電壓較寬(3-5v)，但是對(duì)于電源的波動(dòng)卻非常敏感，比如說MCU可以在3V電壓下穩(wěn)定工作，卻不能在電壓3v-5v，5V波動(dòng)的情況下穩(wěn)定工作。

解決方法是用電源穩(wěn)壓模塊，做好電源的濾波等工作，必須在電源旁路并上0.1UF的瓷片電容來濾除高頻干擾，因?yàn)辄c(diǎn)解電容對(duì)超過幾十KHZ的高頻干擾不起作用。

3、上下電干擾：每個(gè)單片機(jī)系統(tǒng)在上電的時(shí)候幾乎都要經(jīng)過這樣一個(gè)過程，這個(gè)過程也受到干擾;單片機(jī)并不是說不能在3V電壓以下工作，而是在如此低的電壓下單片機(jī)的狀態(tài)是非常不穩(wěn)定的。在系統(tǒng)加電的時(shí)候，系統(tǒng)電源電壓是從0V上升到額定電壓的，比如當(dāng)電壓到2V的時(shí)候，單片機(jī)開始工作了，但是這個(gè)時(shí)候是非常不穩(wěn)定的工作狀態(tài)，非常容易跑飛。

解決方法是PIC在片內(nèi)集成了PRO(內(nèi)部上電延時(shí)復(fù)位)，這個(gè)功能在配置中打開;外部上電延時(shí)復(fù)位電路，有多種形式，低成本的方法就是在復(fù)位腳接上阻容電路，高成本的方法就是用專用芯片。

以上就是關(guān)于單片機(jī)抗干擾措施的全部內(nèi)容分享，如果您有單片機(jī)或者方案開發(fā)需求，可以點(diǎn)擊右邊的咨詢熱線和微信掃一掃直接和我們聯(lián)系，宇凡微提供8/32位單片機(jī)，為客戶量身定制的合封單片機(jī)，擁有成熟的封裝技術(shù)和封裝工藝，除了能夠保證合封之后的良率以及安全性，還能根據(jù)客戶的功能需求選擇最佳的合封方式，節(jié)省成本。